Firefly开源社区

打印 上一主题 下一主题

RK3288的SPI接口时钟问题

493

积分

6

威望

0

贡献

技术达人

Rank: 2

积分
493
QQ
发表于 2015-9-16 16:13:45      楼主
A summary of the frequency ratio restrictions between the bit-rate clock (sclk_out / sclk_in)
and the SPI peripheral clock (spi_clk) are described as,
When SPI Controller works as master, the F spi_clk >= 2 × (maximum F sclk_out )
When SPI Controller works as slave, the F spi_clk >= 6 × (maximum F sclk_in )


首先,SPI_CLK指的是SPI在APB上的时钟源,这个为48MHZ
SCLK_OUT,是SPI作为主设备时,通过SPI_SCLK产生出的SPI的输出CLK
SCLK_IN,是SPI作为从设备时的时钟输入
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

友情链接 : 爱板网 电子发烧友论坛 云汉电子社区 粤ICP备14022046号-2
快速回复 返回顶部 返回列表