Firefly开源社区

标题: RK3288的SPI接口时钟问题 [打印本页]

作者: 猫不吃麻烦鱼 时间: 2015-6-18 16:12
标题: RK3288的SPI接口时钟问题
1. 我在SPI Controller Block diagram里面看见有三个时钟,spi_clk, sclk_out, sclk_in.其中,图中标示spi_clk是输入时钟.我的理解是当RK3288为SPI master设备时,spi_clk应该是一个输出时钟,当RK3288为SPI slave设备时, spi_clk应该时一个输入时钟.这样的理解对吗?
2. 另外,我如果使用spi controller 0的话,开发板上对应的扩展接口的spi0_clk PIN脚是不是就是对应着SPI Controller Block diagram里面的spi_clk ?
3. 并且, sclk_out/sclk_in是做什么用的?

请哪位大牛回答一些我的问题

作者: jingjin221 时间: 2015-9-16 16:13
A summary of the frequency ratio restrictions between the bit-rate clock (sclk_out / sclk_in)
and the SPI peripheral clock (spi_clk) are described as,
When SPI Controller works as master, the F spi_clk >= 2 × (maximum F sclk_out )
When SPI Controller works as slave, the F spi_clk >= 6 × (maximum F sclk_in )

首先，SPI_CLK指的是SPI在APB上的时钟源，这个为48MHZ
SCLK_OUT，是SPI作为主设备时，通过SPI_SCLK产生出的SPI的输出CLK
SCLK_IN，是SPI作为从设备时的时钟输入

欢迎光临 Firefly开源社区 (https://dev.t-firefly.com/)